応用情報処理技術者試験の対策サイトです。 応用情報処理技術者試験の午前問題を中心とした基礎用語の解説を中心に掲載します。書き始めたばかりなので、内容はまだまだ不十分です。
カテゴリ:

3.コンピュータ > 3.1 CPU

.僖ぅ廛薀ぅ
▲后璽僉璽僖ぅ廛薀ぅ
スーパースカラ
VLIW
ゥ泪襯船廛蹈札奪

.僖ぅ廛薀ぅ
「パイプライン」は元々、天然ガスなどの輸送路。
CPUにおけるパイプラインは不明
IntelのMPUでも当然のように採用されている。

パイプラインに関して過去問(H28年秋午前問11)では、「各命令のフェッチ,デコード,実行,演算結果の出力などの各段階を並列に処理する」とあります。

a
(H28年秋午前問8参照より)

▲后璽僉璽僖ぅ廛薀ぅ
パイプラインを強化するために、1サイクルの処理時間を短くする。
Pentium→Xeonでさらに強化

スーパーパイプラインに関して過去問では、「パイプラインを更に細分化することによって,高速化を図る方式である(H27春高度AM1問4)」とあります。

d
(H28年秋午前問8をもとに、筆者が改変)

スーパースカラ
複数のパイプラインを並列で処理
現在のMPUではすべて採用されている。

スカラ(scalar)は、正しくは「スケーラ」
「スケールの大きい人」などのスケールである。

スーパースカラに関して過去問では、「複数のパイプラインを用い,同時に複数の命令を実行可能にすることによって,高速化を図る方式である(H27春高度AM1問4)」、「命令を並列実行するためのアーキテクチヤであって,複数の命令を同時に実行するとき,命令を実行する演算器をハードウェアによって動的に割り当てる方式(H24秋高度AM1問4)」、「パイプラインを複数用意し,同時に複数の命令を実行する(H23秋SM午前2問19)」とあります。

b
(H28年秋午前問8参照より)

VLIW(Very Long Instruction Word)
英語の意味のまま。命令語長を長くして、1命令で複数の処理をできるようにする。
VLIWに関して過去問では、「命令語を長く取り,一つの命令で複数の機能ユニットを同時に制御することによって,高速化を図る方式である(H27春高度AM1問4)」とあります。

ゥ泪襯船廛蹈札奪
言葉のまま。プロセッサが複数。
ユニプロセッサ(CPUが一つ)では、いくらパイプライン制御などをしても限界がある。

応用情報技術者のシラバスでは、パイプラインハザードに関して、データハザード,構造ハザード,制御ハザードの3つがキーワードとして掲載されています。

H26秋SM午前2
問19 パイプラインハザード対策に関する記述のうち,アウトオブオーダ実行方式を用いたものはどれか。
ア 演算に必要なデータがそろうまで実行が待たされている命令によって,後続の命令の実行が待たされることを防ぐために,既にデータがそろっている後続の命令があれば,それを先に実行する。
イ 条件分岐命令の判定結果が分かるまで分岐後の命令実行が待たされることを防ぐために,分岐する確率が高い方の命令を先読みして実行する。
ウ 前の命令の演算結果がレジスタに書き込まれるまで次の命令の実行が待たされることを防ぐために,プロセッサ内にバイパス経路を設け,演算結果を演算器に直接入力して次の命令を実行する。
エ レジスタヘのアクセスが競合して後続の命令の実行が待たされることを防ぐために,クロックサイクルを細分化し,サイクル前半を書込み,後半を読出しとすることで競合なく命令を実行する。

⇒ア
アの前半は、データハザードの説明。そのデータが無いと、次が実行できない場合です。
イの前半は、制御ハザードの説明。分岐結果によって、次の動作が変わりますからね。
エの前半は、構造ハザードの説明(たぶん)。アクセスが競合することで、命令の実行がストップします。
  
H26秋AP午前 
問7 パイプライン方式のプロセッサにおいて,パイプラインが分岐先の命令を取得するときに起こるハザードはどれか。
ア 構造ハザード
イ 資源ハザード
ウ 制御ハザード
エ データハザード

⇒ウの制御ハザード(分岐ハザード)

H25春AP午前
問10 CPUのパイプラインハザードのうち,制御ハザードの発生原因として,適切なものはどれか。
ア キヤツシュミス
イ 先行する命令の結果に依存する演算命令
ウ ハードウェア資源の競合
工 分岐命令

⇒エの分岐命令

マルチプロセッサシステムに関して、応用情報技術者試験のシラバスでは、以下の記載があります。
(11)マルチプロセッサシステム
複数のプロセッサを搭載し,高速化や高信頼化を実現したシステムについて,種類,特徴, 仕組み,マルチプロセッサシステムを適切に組み合わせた基盤設計を理解する。

用語例 疎結合マルチプロセッサシステム,密結合マルチプロセッサシステム,タンデム 結合マルチプロセッサシステム,アレイコンピュータシステム,アムダールの法 則,同期, SMP(Symmetric Multi Processing:対称型マルチプロセッシング), クラスタ,トーラス,ハイパキューブ,ハイパツリー

問19 タイムクウォンタムが2秒のラウンドロビン方式で処理されるタイムシェアリングシステムにおいて,プロセス1〜3が逐次生成されるとき,プロセス2が終了するのはプロセス2の生成時刻から何秒後か。ここで,各プロセスはCPU処理だけで構成され,  OSのオーバヘッドは考慮しないものとする。また,新しいプロセスの生成と中断されたプロセスの再開が同時に生じた場合には,新しく生成されたプロセスを優先するものとする。
28-問19
正解は、エです。

問17 五つのタスクを単独で実行した場合のCPUと入出力装置(I/O)の動作順序と処理時間は,表のとおりである。優先度“高”のタスクと,優先度“低”のタスクのうち一つだけを同時に実行する。実行を開始してから,両方のタスクの実行が完了するまでの間のCPUの遊休時間が最も短いのは,どの優先度“低”のタスクとの組合せか。ここで,I/Oは競合せず,  OSのオーバヘッドは考慮しないものとする。
また,表の(  )内の数字は処理時間を示すものとする。
28-問17
正解は、ウです。

問11 プロセッサの実行効率を上げるVLIWの説明はどれか。

ア 依存関係がない複数の命令を,プログラム中での出現順序とは異なる順序で一つずつ実行する。
イ 各命令のフェッチ,デコード,実行,演算結果の出力などの各段階を並列に処理する。
ウ 同時に実行可能な複数の命令をまとめて一つの命令として,同時に実行する。
エ 複数のパイプラインを用いて複数の命令を同時に実行させる。
正解は、ウです。

ア 依存関係がない複数の命令を,プログラム中での出現順序とは異なる順序で一つずつ実行する。⇒アウト・オブ・オーダー
イ 各命令のフェッチ,デコード,実行,演算結果の出力などの各段階を並列に処理する。⇒パイプライン
ウ 同時に実行可能な複数の命令をまとめて一つの命令として,同時に実行する。 ⇒VLIW
エ 複数のパイプラインを用いて複数の命令を同時に実行させる。 ⇒スーパ―スカラ

こちらも参照ください。
http://sm.seeeko.com/archives/52997973.html

問9 間接アドレス指定方式のアドレス部で指定するものはどれか。

ア 処理対象データが格納されている記憶場所のアドレス
イ 処理対象データが格納されている記憶場所のアドレスが格納されている記憶場所のアドレス
ウ 処理対象データが格納されている記憶場所のアドレスとアドレス計算の基準点との差分
工 処理対象データ自体
正解は、イです。

パイプラインに関して過去問(H28年秋午前問11)では、「各命令のフェッチ,デコード,実行,演算結果の出力などの各段階を並列に処理する」とあります。

平成28年秋期 午前 問8
問18 次の図のうち,パイプライン制御の説明として適切なものはどれか。ここで,図中の各記号の意味は次のとおりである。
F:命令呼出し,  D:解読,A:アドレス計算,R:オペランド呼出し, E:実行

a
正解は、ウです。ちなみに、エはスーパスカラです。

平成28年秋期 午前 問8
問8 全ての命令が5ステージで完了するように設計された,パイプライン制御のコンピュータがある。20命令を実行するには何サイクル必要となるか。ここで,全ての命令は途中で停止することなく実行でき,パイプラインの各ステージは1サイクルで動作を完了するものとする。

ア 20  イ 21  ウ 24  エ 25

正解は、ウです。

H27秋AP午前
問8 CPUのパイプライン処理を有効に機能させるプログラミング方法はどれか。ここで,  CPUは命令の読込みとデータのアクセスを分離したアーキテクチヤとする。
ア CASE文を多くする。
イ 関数の個数をできるだけ多くする。
ウ 分岐命令を少なくする。
エ メモリアクセス命令を少なくする。

H25秋NW午前
問22 パイプラインの深さをD,パイプラインピッチを?秒とすると,フイ固の命令をパイ
  ブラインで実行するのに要する時間を表す式はどれか。ここで,パイプラインは1本
  だけとし,全ての命令は処理にZ)ステージ分の時間がかかり,各ステージは1ピッチ
  で処理されるものとする。また,パイプラインハザードについては,考慮しなくてよ
  い。
ア(7十Z))×?
ウ(/ X D)十?
イ(7十D - 1)×?
工(7Xj)−1)十?


H22秋FE午前
問10 パイプライン制御の特徴はどれか。
ア 複数の命令を同時に実行するために,コンパイラが目的プログラムを生成する段階で,それぞれの命令がどの演算器を使うかをあらかじめ割り振る。
イ 命令が実行される段階で,どの演算器を使うかを動的に決めながら,複数の命令を同時に実行する。
ウ 命令の処理をプロセッサ内で複数のステージに細分化し,複数の命令を並列に実行する。
エ 命令を更に細かなマイクロ命令の組合せで実行する。

問9 プロセッサの省電力技術の一つであるパワーゲーティングの説明として,適切なものはどれか。

ア 仕事量に応じて,プロセッサへ供給する電源電圧やクロック周波数を変える。
イ 動作していない回路ブロックへのクロック供給を停止する。
ウ 動作していない回路ブロックへの電源供給を遮断する。
エ マルチコアプロセッサにおいて,使用しないコアの消費電力枠を,動作しているコアに割り当てる。
正解は、ウです。

レジスタとは、CPU内にある記憶装置です。CPU外には主記憶装置(メインメモリ)がありますね。
レジスタにはいくつかの種類があります。

■H23秋IP
問79 データの読み書きが高速な順に左側から並べたものはどれか。
ア 主記憶,補助記憶,レジスタ
イ 主記憶,レジスタ,補助記憶
ウ レジスタ,主記憶,補助記憶
エ レジスタ,補助記憶,主記憶

■H25秋FE午前
問2 32ビットのレジスタに16進数ABCDが入っているとき,2ビットだけ右に論理シフトした値はどれか。
ア 2AF3  イ 6AF3  ウ AF34  工 EAF3

■平成29年春期 午前 問8
問8 CPUのプログラムレジスタ(プログラムカウンタ)の役割はどれか。

ア 演算を行うために,メモリから読み出したデータを保持する。
イ 条件付き分岐命令を実行するために,演算結果の状態を保持する。
ウ 命令のデコードを行うために,メモリから読み出した命令を保持する。
エ 命令を読み出すために,次の命令が格納されたアドレスを保持する。
正解は、エです

このページのトップヘ