MIPS(million instructions per second)
コンピュータの処理性能の一つで、言葉の通り、1秒間に100万個の命令をどれだけ実行できるかを表します。

■過去問
H29秋FE
問9　平均命令実行時間が20ナノ秒のコンピュータがある。このコンピュータの性能は何MIPSか。

ア　5　　イ　10　　ウ　20　　工　50

正解は　エ

■H26春
問8　100 MIPSのCPUで動作するシステムにおいて，タイマ割込みが1ミリ秒ごとに発生し，タイマ割込み処理として1万命令が実行される。この割込み処理以外のシステムの処理性能は，何MIPS相当になるか。ここで，CPU稼働率は100％，割込み処理の呼出し及び復帰に伴うオーバヘッドは無視できるものとする。
ア　10　　　　　イ　90　　　　　ウ　99　　　　　エ　99.9
【正解】イ


■H25春
問9　表に示す命令ミックスによるコンピュータの処理性能は何MIPSか。

ア　11　　　　　イ　25　　　　　ウ　40　　　　　エ　90

【正解】ウ

• １．SIMDとMIMD
  • （１）SIMD(Single Instruction Multiple Data)
  • （２）MIMD(Multiple Instruction Multiple Data)
• ２．SIMDとMIMDの過去問を解いてみよう
  • （１）H28春
  • （２）H27秋
  • （３）H25春（H27秋問９と同じ）

 

１．SIMDとMIMD

プロセッサの並列処理方式には、データおよび命令が単数か複数かによって、いくつかの方式に分けられます。その中で、代表的なのがSIMDとMIMDです。

（１）SIMD(Single Instruction Multiple Data)

　SIMD は、1つ（Single）の命令（Instruction）で、複数（Multiple）のデータ（Data）に対して並列処理を行います。かつてのプロセッサは、仕事を１つずつしか実行できませんでした。たとえば、各営業所の売上データを調べる仕事があれば、営業所を順に問い合わせるのです。しかし、SIMDによる並列処理ができるプロセッサの登場により、同じ仕事を同時に行えるようになりました。具体的には、「売上データを教えて」という一つの命令で、全営業所のデータに一斉に問い合わせることができます。
　
ここでいうデータとは、具体的に何なのでしょうか。
ファイルですか？それとも、データベースですか？
あまり厳密に考える必要はありませんが、広い意味で「メモリ」と考えてください。ファイルやDBもメモリにキャッシュされて処理されるからです。

（２）MIMD(Multiple Instruction Multiple Data)

　MIMDは、現在の商用超並列コンピュータの多くが採用しているマルチプロセッサの処理方式です。SIMDは、１つの命令でしたが、MIMDは複数の命令(Multiple Instruction)を並列に実行できます。先の売上データの例でいうと、MIMDによる並列処理によって、売上データだけなく、利益データ、顧客一覧などの複数の問い合わせを一斉に行えるのです。

２．SIMDとMIMDの過去問を解いてみよう

（１）H28春

問9　並列処理方式であるSIMDの説明として，適切なものはどれか。 ア　単一命令ストリームで単一データストリームを処理する方式 イ　単一命令ストリームで複数のデータストリームを処理する方式 ウ　複数の命令ストリームで単一データストリームを処理する方式 エ　複数の命令ストリームで複数のデータストリームを処理する方式

↓
↓
↓
↓
↓
【正解】イ
エはMIMD

（２）H27秋

問9　複数のデータに対して1個の命令で同一の操作を同時並列に行う方式で，マルチメディアデータなどを扱うCPUに採用されているものはどれか。 ア　MIMD　　　　　イ　MISD　　　　　ウ　SIMD　　　　　エ　SISD

↓
↓
↓
↓
↓
【正解】ウ

（３）H25春（H27秋問９と同じ）

問8　現在の商用超並列コンピュータの多くが採用しているマルチプロセッサの処理方式の一つであり，プロセッサごとに異なる命令を並列に実行させるものはどれか。 ア　CISC　　　　　イ　MIMD　　　　　ウ　RISC　　　　　エ　SIMD

↓
↓
↓
↓
↓
【正解】イ

■H29秋
問8　パイプライン制御を適切に表しているものはどれか。ここで，図中の記号Dは解読，Eは実行，Fは命令フェッチとする。

【正解】ウ

問10　IoTでの活用が検討されているLPWA(Low Power，Wide Area)の特徴として，適切なものはどれか。
ア　2線だけで接続されるシリアル有線通信であり，同じ基板上の回路及びLSIの間の通信に適している。
イ　60GHz 帯を使う近距離無線通信であり，4K，8Kの映像などの大容量のデータを高速伝送することに適している。
ウ　電力線を通イ言に使う通信技術であり，スマートメータの自動検針などに適している。
エ　バッテリ消費量が少なく，一つの基地局で広範囲をカバーできる無線通信技術であり，複数のセンサが同時につながるネットワークに適している。
【正解】エ

■H27秋
問8　CPUのパイプライン処理を有効に機能させるプログラミング方法はどれか。ここで，CPUは命令の読込みとデータのアクセスを分離したアーキテクチャとする。
ア　CASE文を多くする。
イ　関数の個数をできるだけ多くする。
ウ　分岐命令を少なくする。
エ　メモリアクセス命令を少なくする。
【正解】ウ

■H27春
問9　スーパスカラの説明として，適切なものはどれか。
ア　処理すべきベクトルの長さがベクトルレジスタよりも長い場合，ベクトルレジスタ長の組に分割して処理を繰り返す方式である。
イ　パイプラインを更に細分化することによって，高速化を図る方式である。
ウ　複数のパイプラインを用い，同時に複数の命令を実行可能にすることによって，高速化を図る方式である。
エ　命令語を長く取り，一つの命令で複数の機能ユニットを同時に制御することによって，高速化を図る方式である。
【正解】ウ

問10　CPUにおける投機実行の説明はどれか。
ア　依存関係にない複数の命令を，プログラム中での出現順序に関係なく実行する。
イ　パイプラインの空き時間を利用して二つのスレッドを実行し，あたかも二つのプロセッサであるかのように見せる。
ウ　ニつ以上のCPUコアによって複数のスレッドを同時実行する。
エ　分岐命令の分岐先が決まる前に，あらかじめ予測した分岐先の命令の実行を開始する。
【正解】エ

■H26秋
問7　パイプライン方式のプロセッサにおいて，パイプラインが分岐先の命令を取得するときに起こるハザードはどれか。
ア　構造ハザード　　　　　イ　資源ハザード
ウ　制御ハザード　　　　　エ　データハザード
【正解】ウ

■H26春
問9　メイン処理，及び表に示す二つの割込みA，Bの処理があり，多重割込みが許可されている。割込みA，Bが図のタイミングで発生するとき，0ミリ秒から5ミリ秒までの間にメイン処理が利用できるCPU時間は何ミリ秒か。ここで，割込み処理の呼出し及び復帰に伴うオーバヘッドは無視できるものとする。

ア　2　　　　　イ　2.5　　　　　ウ　3.5　　　　　エ　5
【正解】ア

問10　命令のアドレス部から実効アドレスを生成する方式のうち，絶対アドレス方式はどれか。
ア　基準アドレスとしてスタックポインタの値を用い，命令のアドレス部を基準アドレスからの変位として加算し，実効アドレスを生成する。
イ　基準アドレスとして命令アドレスレジスタの値を用い，命令のアドレス部を基準アドレスからの変位として加算し，実効アドレスを生成する。
ウ　命令のアドレス部で指定したメモリの内容を，実効アドレスとする。
エ　命令のアドレス部の値をそのまま実効アドレスとする。
【正解】エ

■H25春
問10　CPUのパイプラインハザードのうち，制御ハザードの発生原因として，適切なものはどれか。
ア　キャッシュミス
イ　先行する命令の結果に依存する演算命令
ウ　ハードウェア資源の競合
エ　分岐命令

【正解】エ

■H25春
問14　密結合マルチプロセッサの性能が，1台当たりのプロセッサの性能とプロセッサ数の積に等しくならない要因として，最も適切なものはどれか。
ア　主記憶へのアクセスの競合
イ　通信回線を介したプロセッサ間通信
ウ　プロセッサのディスパッチ処理
エ　割込み処理
【正解】ア

• １．パイプライン
• ２．スーパーパイプライン
• ３．スーパースカラ
• ４．VLIW(Very Long Instruction Word)
• ５．マルチプロセッサ
• ６．プロセッサ高速化技術の違いの過去問を解いてみよう
  • （１）H28秋午前

 

１．パイプライン

「パイプライン」は元々、天然ガスなどの輸送路。
CPUにおけるパイプラインは不明
IntelのMPUでも当然のように採用されている。

パイプラインに関して過去問（H28年秋午前問11）では、「各命令のフェッチ，デコード，実行，演算結果の出力などの各段階を並列に処理する」とあります。


（H28年秋午前問8参照より）

２．スーパーパイプライン

パイプラインを強化するために、１サイクルの処理時間を短くする。
Pentium→Xeonでさらに強化

スーパーパイプラインに関して過去問では、「パイプラインを更に細分化することによって，高速化を図る方式である（H27春高度AM1問4）」とあります。


（H28年秋午前問8をもとに、筆者が改変）

３．スーパースカラ

複数のパイプラインを並列で処理
現在のMPUではすべて採用されている。

スカラ（scalar）は、正しくは「スケーラ」
「スケールの大きい人」などのスケールである。

スーパースカラに関して過去問では、「複数のパイプラインを用い，同時に複数の命令を実行可能にすることによって，高速化を図る方式である（H27春高度AM1問4）」、「命令を並列実行するためのアーキテクチヤであって，複数の命令を同時に実行するとき，命令を実行する演算器をハードウェアによって動的に割り当てる方式（H24秋高度AM1問4）」、「パイプラインを複数用意し,同時に複数の命令を実行する（H23秋SM午前２問19）」とあります。


（H28年秋午前問8参照より）

４．VLIW(Very Long Instruction Word)

英語の意味のまま。命令語長を長くして、１命令で複数の処理をできるようにする。
VLIWに関して過去問では、「命令語を長く取り，一つの命令で複数の機能ユニットを同時に制御することによって，高速化を図る方式である（H27春高度AM1問4）」とあります。

５．マルチプロセッサ

言葉のまま。プロセッサが複数。
ユニプロセッサ（CPUが一つ）では、いくらパイプライン制御などをしても限界がある。

６．プロセッサ高速化技術の違いの過去問を解いてみよう

（１）H28秋午前

問11　プロセッサの実行効率を上げるVLIWの説明はどれか。 ア　依存関係がない複数の命令を，プログラム中での出現順序とは異なる順序で一つずつ実行する。 イ　各命令のフェッチ，デコード，実行，演算結果の出力などの各段階を並列に処理する。 ウ　同時に実行可能な複数の命令をまとめて一つの命令として，同時に実行する。 エ　複数のパイプラインを用いて複数の命令を同時に実行させる。

↓
↓
↓
↓
↓
【正解】ウ

ア　依存関係がない複数の命令を，プログラム中での出現順序とは異なる順序で一つずつ実行する。⇒アウト・オブ・オーダー
イ　各命令のフェッチ，デコード，実行，演算結果の出力などの各段階を並列に処理する。⇒パイプライン
ウ　同時に実行可能な複数の命令をまとめて一つの命令として，同時に実行する。 ⇒VLIW
エ　複数のパイプラインを用いて複数の命令を同時に実行させる。　⇒スーパ―スカラ

パイプラインハザードとは、パイプライン処理が正常に行えなかったり、やり直しが必要になることです。（※ハザード（hazard）は「危険」などの意味。パイプラインが正常に機能しない危険と考えればいいでしょう。）

パイプラインハザードにはいくつかの種類がありますが、代表的なのは、分岐命令による制御ハザードです。分岐命令の判定が分かる前に先読みしてパイプライン処理で実行したとしても、判定結果によって、やり直しや取り消し処理が必要になります。

応用情報技術者のシラバスでは、パイプラインハザードに関して、データハザード，構造ハザード，制御ハザードの3つがキーワードとして掲載されています。試験では、制御ハザードだけを覚えましょう。

H27秋AP午前
問8　CPUのパイプライン処理を有効に機能させるプログラミング方法はどれか。ここで,  CPUは命令の読込みとデータのアクセスを分離したアーキテクチヤとする。
ア　CASE文を多くする。
イ　関数の個数をできるだけ多くする。
ウ　分岐命令を少なくする。
エ　メモリアクセス命令を少なくする。

⇒ウ

H26秋SM午前2
問19　パイプラインハザード対策に関する記述のうち，アウトオブオーダ実行方式を用いたものはどれか。
ア　演算に必要なデータがそろうまで実行が待たされている命令によって，後続の命令の実行が待たされることを防ぐために，既にデータがそろっている後続の命令があれば，それを先に実行する。
イ　条件分岐命令の判定結果が分かるまで分岐後の命令実行が待たされることを防ぐために，分岐する確率が高い方の命令を先読みして実行する。
ウ　前の命令の演算結果がレジスタに書き込まれるまで次の命令の実行が待たされることを防ぐために，プロセッサ内にバイパス経路を設け，演算結果を演算器に直接入力して次の命令を実行する。
エ　レジスタヘのアクセスが競合して後続の命令の実行が待たされることを防ぐために，クロックサイクルを細分化し，サイクル前半を書込み，後半を読出しとすることで競合なく命令を実行する。

⇒ア
アの前半は、データハザードの説明。そのデータが無いと、次が実行できない場合です。
イの前半は、制御ハザードの説明。分岐結果によって、次の動作が変わりますからね。
エの前半は、構造ハザードの説明（たぶん）。アクセスが競合することで、命令の実行がストップします。
　　
H26秋AP午前　
問７　パイプライン方式のプロセッサにおいて，パイプラインが分岐先の命令を取得するときに起こるハザードはどれか。
ア　構造ハザード
イ　資源ハザード
ウ　制御ハザード
エ　データハザード

⇒ウの制御ハザード（分岐ハザード）

H25春AP午前
問１０　ＣＰＵのパイプラインハザードのうち，制御ハザードの発生原因として，適切なものはどれか。
ア　キヤツシュミス
イ　先行する命令の結果に依存する演算命令
ウ　ハードウェア資源の競合
工　分岐命令

⇒エの分岐命令

マルチプロセッサシステムに関して、応用情報技術者試験のシラバスでは、以下の記載があります。

（11）マルチプロセッサシステム 複数のプロセッサを搭載し，高速化や高信頼化を実現したシステムについて，種類，特徴， 仕組み，マルチプロセッサシステムを適切に組み合わせた基盤設計を理解する。 用語例 疎結合マルチプロセッサシステム，密結合マルチプロセッサシステム，タンデム 結合マルチプロセッサシステム，アレイコンピュータシステム，アムダールの法 則，同期， SMP（Symmetric Multi Processing：対称型マルチプロセッシング）， クラスタ，トーラス，ハイパキューブ，ハイパツリー

■１．マルチプロセッサ
マルチなので複数のプロセッサを意味します。複数のプロセッサで、並行処理をします。こうすることで、処理性能を高めます。
以下の2つですが、CPUが主記憶を共有すれば②、共有せずに独立した主記憶を持つなら①です。
①疎結合マルチプロセッサシステム
過去問では、「複数のプロセッサが磁気ディスクを共用し，それぞれ独立したOSで制御される。ジョブ単位で負荷を分散することで処理能力を向上させる。（H19秋FE午前31）」とあります。

②密結合マルチプロセッサシステム
過去問では、「複数のプロセッサが主記憶を共用し，単一のOSで制御される。システム内のタスクは，基本的にどのプロセッサでも実行できるので，細かい単位で負荷を分散することで処理能力を向上させる。（H19秋FE午前31）」とあります。

■２．マルチプロセッサとコアプロセッサ
マルチプロセッサはCPUを複数にします。
ですが、CPU間のデータ転送などに時間がかかります。そこで、一つのCPU内に、CPUの頭脳部分であり計算処理をするコアを複数配置します。そうすることで、CPU間の処理時間も短くなり、さらに高速演算が可能になります。

問９　間接アドレス指定方式のアドレス部で指定するものはどれか。 ア　処理対象データが格納されている記憶場所のアドレス イ　処理対象データが格納されている記憶場所のアドレスが格納されている記憶場所のアドレス ウ　処理対象データが格納されている記憶場所のアドレスとアドレス計算の基準点との差分 工　処理対象データ自体

正解は、イです。

• １．パイプライン
  • ①Fetch:命令呼出し
  • ②Decode:解読
  • ③Address:アドレス計算
  • ④opeRand:オペランド呼出し
  • ⑤Execute:実行
• ２．パイプラインの過去問を解いてみよう
  • （１）H28秋AP午前
  • （２）H25秋NW午前Ⅱ
  • （３）H22秋FE午前
  • （４）H18秋午前

 

１．パイプライン

パイプライン処理とは、「命令の処理をプロセッサ内で複数のステージに細分化し,複数の命令を並列に実行する（H22秋FE午前問10）」ことです。
パイプラインに関して過去問（H28年秋午前問11）では、「各命令のフェッチ，デコード，実行，演算結果の出力などの各段階を並列に処理する」とあります。
　

言葉が難しいですね。
覚える必要は全くないのですが、少し説明します。
CPUでは、以下のような手順で命令を実行します。

①Fetch:命令呼出し

　記憶装置から命令を呼び出します。プログラムカウンタ（プログラムレジスタ）に記載された命令の番地（アドレス）に従い、メインメモリ上の命令を読み込み、命令レジスタに格納します。

②Decode:解読

　命令を解読します。命令デコーダが、①で命令レジスタに格納された命令を解読します。

③Address:実効アドレス計算

　主記憶上のどのアドレスに値があるかを計算します。②での命令は、命令部とオペランド部（アドレス部）に分かれる。命令について補足します。

■命令
|--　命令部　--|--　　　アドレス部　　　--|
・命令部：データの処理（加算や減算など）をするのか、読み込みをするのかなどを示します。命令は一つと考えましょう。
・オペランド部（アドレス部）：命令の対象となるデータのアドレスが記載されている。
⇒これにより、データをどの場所（レジスタやメモリなど）に、どんな処理するのかがわかる。たとえば、○○番地の値を加算せよ、など。

ですから、命令のオペランド部をそのまま読んでも命令は実行できず、処理するデータが格納されている（レジスタや）メインメモリのアドレス、結果を格納するアドレスを知る必要があります。
実効アドレスの計算方法には、間接アドレス指定などの方式があります。

過去問（H28春FE午前）を見てみましょう。
問9　主記憶のデータを図のように参照するアドレス指定方式はどれか。（★図は省略）
ア　間接アドレス指定
イ　指標アドレス指定
ウ　相対アドレス指定
エ　直接アドレス指定

正解は、アの間接アドレス指定。アドレス部が指し示すメインメモリ上のアドレスに記載された値（アドレスが入っている）を指定する。


種類がたくさんありますね・・・
そうなんです。CPUは、命令の種類ごとに、アドレス指定方式を変えています。

④opeRand:オペランド読み出し

　記憶装置から値（オペランド）を読み出します。上記のアドレス計算で求めたアドレス（主はメインメモリ）にある値（オペランド）を読み出し、データレジスタに格納します。

⑤Execute:実行

　命令を実行します。演算装置（ALU：Arithmetic and Logic Unit）で、演算を実行します。

２．パイプラインの過去問を解いてみよう

（１）H28秋AP午前

問8　全ての命令が5ステージで完了するように設計された，パイプライン制御のコンピュータがある。20命令を実行するには何サイクル必要となるか。ここで，全ての命令は途中で停止することなく実行でき，パイプラインの各ステージは1サイクルで動作を完了するものとする。 ア　20　　イ　21　　ウ　24　　エ　25

↓
↓
↓
↓
↓
【正解】ウ

（２）H25秋NW午前Ⅱ

問22　パイプラインの深さをＤ，パイプラインピッチをP秒とすると，I個の命令をパイプブラインで実行するのに要する時間を表す式はどれか。ここで，パイプラインは１本だけとし，全ての命令は処理にDステージ分の時間がかかり，各ステージは１ピッチで処理されるものとする。また，パイプラインハザードについては，考慮しなくてよい。 ア　(I + D) × P　　　　　イ　(I + D - 1) × P ウ　(I × D) + P　　　　　エ　(I × D - 1) + P

↓
↓
↓
↓
↓
【正解】イ

（３）H22秋FE午前

問10 パイプライン制御の特徴はどれか。 ア 複数の命令を同時に実行するために,コンパイラが目的プログラムを生成する段階で,それぞれの命令がどの演算器を使うかをあらかじめ割り振る。 イ 命令が実行される段階で,どの演算器を使うかを動的に決めながら,複数の命令を同時に実行する。 ウ 命令の処理をプロセッサ内で複数のステージに細分化し,複数の命令を並列に実行する。 エ 命令を更に細かなマイクロ命令の組合せで実行する。

↓
↓
↓
↓
↓
【正解】ウ

（４）H18秋午前

問18 次の図のうち,パイプライン制御の説明として適切なものはどれか。ここで,図中の各記号の意味は次のとおりである。 F:命令呼出し,  D:解読,A:アドレス計算,R:オペランド呼出し, E:実行

↓
↓
↓
↓
↓
【正解】ウ

ちなみに、エはスーパスカラです。

問９　プロセッサの省電力技術の一つであるパワーゲーティングの説明として，適切なものはどれか。 ア　仕事量に応じて，プロセッサへ供給する電源電圧やクロック周波数を変える。 イ　動作していない回路ブロックへのクロック供給を停止する。 ウ　動作していない回路ブロックへの電源供給を遮断する。 エ　マルチコアプロセッサにおいて，使用しないコアの消費電力枠を，動作しているコアに割り当てる。

正解は、ウです。

レジスタとは、CPU内にある超高速の記憶装置です。CPU外には主記憶装置（メインメモリ）がありますね。
CPUには、その目的に応じていくつかのレジスタがある。たとえば、命令を記憶する命令レジスタや命令のアドレスを記憶する命令アドレスレジスタ（プログラムカウンタ）

過去問で登場したレジスタの種類を紹介します。

①スタックポインタ
過去問（H28春AP問８）では「CPUのスタックポインタが示すもの」として、「サブルーチン呼出し時に，戻り先アドレス及びレジスタの内容を格納するメモリのアドレス」とあります。

②プログラムレジスタ（プログラムカウンタ）
・過去問（H29春AP問8）では、「CPUのプログラムレジスタ（プログラムカウンタ）の役割」として、「命令を読み出すために，次の命令が格納されたアドレスを保持する」とあります。
・過去問（H28春AP問８不正解選択肢）では、「次に読み出す機械語命令が格納されているアドレス」

③命令レジスタ
・命令レジスタに関して過去問（H29春AP問8）では、「命令のデコードを行うために，メモリから読み出した命令を保持する」とあります。命令のデコードとありますが、デコードは「解読」の意味です。

---------過去問をみてみましょう。

■H23秋IP

問79 データの読み書きが高速な順に左側から並べたものはどれか。 ア 主記憶,補助記憶,レジスタ イ 主記憶,レジスタ,補助記憶 ウ レジスタ,主記憶,補助記憶 エ レジスタ,補助記憶,主記憶

正解はウ

■H25秋FE午前

問2　32ビットのレジスタに16進数ＡＢＣＤが入っているとき，２ビットだけ右に論理シフトした値はどれか。 ア　2AF3　　イ　6AF3　　ウ　AF34　　工　EAF3

■平成29年春期 午前 問8

問８　CPUのプログラムレジスタ（プログラムカウンタ）の役割はどれか。 ア　演算を行うために，メモリから読み出したデータを保持する。 イ　条件付き分岐命令を実行するために，演算結果の状態を保持する。 ウ　命令のデコードを行うために，メモリから読み出した命令を保持する。 エ　命令を読み出すために，次の命令が格納されたアドレスを保持する。

↓
↓
ウは、命令レジスタです。命令のデコード（解読）をするために、命令を保持します。
正解は、エです。

■H24秋IP
問76　コンピュータにおける命令の実行順序に関する次の記述中のａ，bに入れる字句の適切な組合せはどれか。
コンピュータにおける命令の実行順序は，
　（1）プログラムカウンタの参照
　(2)命令の【　a　】
　（3）次の命令の主記憶アドレスをプログラムカウンタにセットする。
　(4)命令の【　b　】
　(5)命令に応じた処理を実行
　(6)(1)へ戻る。
を繰り返す。
　　ａ　　　ｂ
ア　解読　読込み
イ　書込み　解読
ウ　読込み　解読
工　読込み　書込み
↓
↓
↓
↓
正解はウ　

■H28春
問8　CPUのスタックポインタが示すものはどれか。
ア　サブルーチン呼出し時に，戻り先アドレス及びレジスタの内容を格納するメモリのアドレス
イ　次に読み出す機械語命令が格納されているアドレス
ウ　メモリから読み出された機械語命令
エ　割込みの許可状態，及び条件分岐の判断に必要な演算結果の状態
↓
↓
↓
↓
【正解】ア

■プロセッサ
プロセッサは、コンピュータにおいて、演算や制御を行う装置です。プロセッサの代表がCPUです。映像処理を専門にするGPU（Graphics Processing Unit）などもありますが、試験では問われないので覚える必要はありません。

■CPU
・CPUの処理速度の単位はHz。2GHzであれば、1秒間に2G回＝2x10の9乗回の処理能力がある。
・実際の処理は、トランジスタに電圧をかけての場合は電圧なし、1の場合は電圧あり。トランジスタの小型化により、処理能力が大幅に増えた。

■CISCとRISC
まあ、覚えなくてもいいでしょうが、参考まで。CISCは今のIntelなどで使われているので主流だが、RISCのアーキテクチャも活用している。
・CISC（Complex Instruction Set Computer）：複合命令のアーキテクチャ
・RISC（Reduced Instruction Set Computer）：Reducedなので減らしたと考えよう。ワイヤードロジックにより、命令を減らして単純化

今のIntel系のチップのコンピュータ、ローエンドのサーバはほぼCISC。ハイエンドサーバ（SPARC）などではRISCを使っている。
https://ja.wikipedia.org/wiki/CISC
また、上記のWikipediaには「CISCプロセッサの多くは内部的にRISCの技術を採用し、一方でRISCプロセッサの多くは命令数の追加を続けたため、2000年代には技術的な相違はほぼ消滅した。このため現在の「CISC」や「RISC」は、技術的な用語よりも、各プロセッサの歴史的な総称として使われているにすぎない。 」とあります。情報処理試験でも、最近は問われたことがないので、あまり意識しなくてもいいと思う。