半加算器と全加算器に関しては、基本情報技術者の試験範囲であり、応用情報技術者試験では出ません。(少なくともこれまでは)。
なので、学習する必要はありませんが、真理値表や論理回路を理解するのにとてもいい勉強になります。
応用情報技術者試験を勉強する成子

そもそも、半加算器と全加算器って何ですか?




どちらも、1ビット同士の加算を行う装置です。たとえば、0+1=1という計算をするものです。全加算器になると、下からの繰り上がりを考慮した計算ができます。

過去問(H21秋FE午後問1)を解くと、理解が深まります。
問1 半加算器と全加算器に関する次の記述を読んで,設問1~3に答えよ。
 (1)1ビット同士を加算する半加算器の真理値表を,表1に示す。
2009h21a_fe_pm_qs_4


 (2)下位からのけた上がりCinを考慮して1ビット同士を加算する全加算器の真理値表を,表2に示す。
2009h21a_fe_pm_qs_5


2009h21a_fe_pm_qs_6


設問1 半加算器を実現する論理回路を,図1に示す。図1中の[    ]に入れる正しい答えを,解答群の中から選べ。ただし,ANDは論理積,ORは論理和,XORは排他的論理和,NANDは否定論理積,NORは否定論理和を表す。
2009h21a_fe_pm_qs_7
解答群
ア AND   イ NAND     ウ NOR  エ OR  オ XOR
正解は、オです。
表1の真理値表をみればすぐに分かります。XとYの値に対して、Zはどうなっているでしょうか。XORですよね。
参考までに、Cも見ておきましょう。XとYの値に対して、CはAND(論理積)になっています。

設問2 全加算器を実現する論理回路について,次の記述中の[    ]に入れる正しい答えを,解答群の中から選べ。

 全加算器は,図2に示すように半加算器を2段に接続して実現する。半加算器1はXとYを加算し,半加算器2は半加算器1の結果とCinを加算する。このとき,半加算器1のけた上がりをC1半加算器2のけた上がりをC2とする。X,Y,Cinと,C1,C2との関係は表3のとおりになる。
2009h21a_fe_pm_qs_8

2009h21a_fe_pm_qs_9

bに関連する解答群
ア AND
イ NAND
ウ NOR
エ OR


2009h21a_fe_pm_qs_10
正解は、
b エ
c ウです。


設問3 A,B及びSを2の補数表現による4ピットの符号付2進整数とし,それぞれのビット表現をA4A3A2A1,B4B3B2B1及びS4S3S2S1で表す(符号ピットはA4,B4及びS4)。
 図3は,AとBの加算を行い,結果をSに求める加算器であり,半加算器と全加算器で実現されている。ここで,C1~C4は半加算器及び全加算器からのけた上がりを表す。
 この加算器に,Aとして-1を,Bとして-2(いずれも10進表記)を与えたとき,図3のC1~C4の値として正しい組合せを,解答群の中から選べ。
2009h21a_fe_pm_qs_11
正解は、エです。